Rechner u. BS SoSe 2023

Xilinx Vivado contraints Datei (link) Fortgeschrittene Version (link)

BASYS3 technische Information (link)

Getting Started (Folien)

Boolesche Algebra (Folien) (Video)

Volladdierer mit vivado (Video)

Multiplexer (Video) (Folie)

Speicher (Folien u. Arbeitsblatt) (Vorl. Lösung)

7-Segment Display (Folien) (Logikausdrücke) (mein_7seg.v)

Verilog Ereignisse (Folien) (Video)

Pulsweitenmodulation (Folien)

Konstanten (Video) (Folien)

PWM/7-Segment Display (Aufgabe)  (PWM.v) (display_number.v)

Bitmanipulationen (Übung) (Lösung)

Probeklausur (PDF) (clock.v) (clock_solution.v) (log_expr_eval)

Übungsklausur (PDF) (Lösung) (clock.tgz)

Prellfreie Schalter (PDF) (debounce.v)