

Grundlagen zum Versuch: TTL-, CMOS- und BiCMOS-Grundgatter

Literatur

- /1/ Beuth, K.: „Elektronik 4: Digitaltechnik“; Vogel-Verlag, 1991
- /2/ Weißel, R.; Schubert, F.: „Digitale Schaltungstechnik“; Springer-Verlag, 1990
- /3/ Lichtenberger, B.: „Praktische Digitaltechnik“; Hüthig Verlag, 1992
- /4/ Borgmeyer, J.: „Grundlagen der Digitaltechnik“; Carl Hanser Verlag München
- /5/ Kühn, E.: „Handbuch TTL- und CMOS - Schaltungen“; Hüthig Verlag, 1993
- /6/ Texas Instruments zu Low-Voltage Technologie

1 Versuchsgrundlagen

1.1 TTL-Schaltkreise

1.1.1 Übersicht

TTL-Schaltkreise stellen seit Ende der 60er Jahre die bedeutendste Schaltkreisfamilie dar und sind mit mehr als 800 verschiedenen Typen in fast allen Bereichen der digitalen Schaltungstechnik anzutreffen. Sie gibt es in 8 verschiedenen Baureihen.

Tafel 1: Zusammenstellung der TTL-Baureihen

Erscheinungsjahr Serie Bezeichnung tp; P _V je Gatter	1963 - 1988 Standard-TTL 74 10 ns; 10 mW	1967-1981 Low-power-TTL 74L 35 ns; 1 mW
1967-1981 High-speed-TTL 74H 6 ns; 22 mW	1969 - 1990 Schottky-TTL 74S 3 ns; 18 mW	ab 1971 Low-power-Schottky-TTL 74LS 9 ns; 2 mW
ab 1979 Fast-TTL 74F 2,3 ns; 3,5 mW	1980 Advanced-LS-TTL 74ALS 4 ns; 1 mW	1982 Advanced-Schottky-TTL 74AS 1,7 ns; 9 mW

Alle Baureihen haben eine Betriebsspannung von $U_{CC} = 5V \pm 5\%$, annähernd gleiche Ein- und Ausgangspegel und sind bei gleichem Typ pin- und funktionskompatibel. Damit ist unter Beachtung der Lastfaktoren eine beliebige Zusammenschaltbarkeit gewährleistet. Die Standardbaureihe bildet den Vorläufer aller weiteren TTL-Serien. Sie ist ebenso, wie die grau hinterlegten L-, H- und S-Serien bereits veraltet. Durch den Einsatz von Schottky-Klemmdioden konnten bei gleichbleibender Verlustleistung die Schaltzeiten gesenkt werden. Die Advanced-Schottky-Serie ist damit die schnellste TTL-Baureihe. Durch Verbesserung der Schaltung entstanden die F-TTL, die AS-TTL und die ALS-TTL-Serien. Damit konnte eine weitere Verbesserung von Verlustleistung, Schaltzeiten und Störsicherheit gegenüber LS-TTL erreicht werden.




Bild 1: Schaltungen der Grundgatter verschiedener TTL-Serien

Entsprechend ihrem zulässigen Temperaturbereich werden TTL-Schaltkreise in 3 Gruppen eingeteilt:

Gruppe	Temperaturbereich
74	0... 70°C
84	-25... 85°C
54	-55...125°C

1.1.2 TTL-Grundgatter

Das NAND-Gatter, auch Grundgatter genannt, ist der Basisbaustein einer jeden TTL-Baureihe. Sein Schaltungsaufbau und seine elektrischen Eigenschaften sind jeweils charakteristisch für alle Schaltkreise der betreffenden Serie. Der Aufbau des Standard-Grundgatters ist im Bild 1 zu sehen. Die logische Verknüpfung (UND) wird mit dem Multiemittertransistor T1 rückwirkungsfrei realisiert. Der Transistor T2 dient der Ansteuerung der Ausgangsstufe T3, T4.

Bei den Schottky-Baureihen erfolgt die logische Verknüpfung über Dioden. Der Darlington-Transistor in der Ausgangsstufe bewirkt eine Verringerung des High-Ausgangswiderstandes und kürzere Schaltzeiten. Zur Verbesserung der statischen Störsicherheit wurde der Widerstand R3 des Standard-Gatters durch einen Transistor und zwei Widerstände ersetzt.

Der Verlauf der Transferkennlinie wird durch den Schaltungsaufbau der jeweiligen Gatter bestimmt und weicht bei den einzelnen Baureihen geringfügig voneinander ab (siehe Bild 2). Anhand dieser Kennlinie sind die Ermittlung der Umschaltspannung, Schaltschwellen, Signalpegel und Störabstände möglich.




Bild 2: Transferkennlinien verschiedener TTL-Serien

1.1.3 Eingangsstufen

Wie bereits aus den Grundsaltungen ersichtlich haben TTL-Schaltkreise verschiedene Eingangsstufen. Während der Multiemitter-Eingang nur noch bei den veralteten Serien anzutreffen ist, besitzen alle modernen Serien Schottky-Dioden-Eingänge (siehe Bild 3).




Bild 3: verschiedene TTL-Eingangsstufen

Diese haben eine höhere Spannungsfestigkeit (bis 7 V) und sind mit zusätzlichen Dioden gegen negative Eingangsimpulse geschützt. Damit ist z.B. eine direkte Steuerung von LS-Eingängen durch CMOS-Ausgänge möglich.

Aus der im Bild 4 dargestellten Eingangskennlinie ist ersichtlich, daß bei Low-Potential am Eingang ein Strom aus dem Gatter in Richtung Masse fließt. Deshalb stellen TTL-Gatter eine stromliefernde Logik dar. Oberhalb der Umschaltspannung U_{US} nimmt der Eingangsstrom nur einen geringen positiven Wert an, der sich aus dem Sperrstrom der Eingangsdiode ergibt.





Bild 4: Eingangskennlinie des Grundgatters

Auf Grund der notwendigen Basis-Emitter-Spannung der pull-up-Transistoren ist die High-Ausgangsspannung stets kleiner als 5V. Mit zunehmenden Strom vergrößert sich der Spannungsabfall über dem Schutzwiderstand und die Ausgangsspannung sinkt proportional zum Ausgangsstrom (siehe Bild 7a). Die Low-Ausgangskennlinie entspricht der Ausgangskennlinie eines übersteuerten Transistors (siehe Bild 7b).



a) High-Ausgangs-Kennlinie

b) Low-Ausgangs-Kennlinie

Bild 7: TTL Ausgangs-Kennlinien

1.1.5 Signalpegel, Störabstände

Die Grenzwerte der Signalpegel sind zur Gewährleistung der Zusammenschaltbarkeit für alle TTL-Serien annähernd gleich und unbedingt einzuhalten. Dabei müssen die garantierten Ausgangspegel ständig bessere Werte haben, als die erforderlichen Eingangspegel (siehe Bild 8). Der statische Störabstand ergibt sich aus der Differenz der Aus- und Eingangspegel für einen logischen Zustand.

$$U_{SL} = U_{IL} - U_{OL} \quad (4)$$

$$U_{SH} = U_{OH} - U_{IH} \quad (5)$$

Zur Einhaltung der Potentiale dürfen die für die Schaltkreise festgelegten Ausgangsströme nicht überschritten werden.




Bild 8: Signalpegel und Störabstände

1.1.6 Lastfaktoren

Die Anzahl der an einem Ausgang anschaltbaren Gatter hängt von den maximal zulässigen Ausgangsströmen bei Einhaltung der Pegel ab. Der Eingangslastfaktor F_{LE} ist das Verhältnis der Eingangsströme eines Schaltkreises bezogen auf den Eingangsstrom des Grundgatters der gleichen Serie (i.a. $F_{LE} = 1$).

Der Ausgangslastfaktor F_{LA} gibt die Anzahl der an einen Ausgang anschaltbaren Gatter der gleichen Serie mit dem Eingangslastfaktor $F_{LE} = 1$ an (siehe Tafel 2).

Tafel 2: Ein-, Ausgangsströme und Lastfaktoren von TTL-Schaltkreisen

Baureihe	I_{IL} mA	I_{IH} mA	I_{OL} mA	I_{OH} mA	F_{LA}
74LS00	-0,4	0,02	8	-0,4	20
74LS40	-0,4	0,02	24	-1,2	60
74S00	-2	0,05	20	-1	10
74S40	-2	0,05	60	-3	30
74ALS00	-0,2	0,02	8	-0,4	20
74ALS40	-0,2	0,02	24	-2,6	120
74AS00	-0,5	0,02	20	-2	40
74AS40	-0,5	0,02	48	-15	96
74F00	-0,6	0,02	20	-2	33
74F40	-0,6	0,02	64	-15	100

Bei der Zusammenschaltung von Gattern unterschiedlicher Baureihen wird die Zahl der anschaltbaren Eingänge durch das Verhältnis von Ein- und zulässigen Ausgangsströmen für Low und High bestimmt. Der kleinere der beiden ermittelten Werte ist hierbei entscheidend.

1.1.7 Dynamisches Verhalten

Das dynamische Verhalten wird im wesentlichen durch Verzögerungs- sowie Anstiegs- und Abfallzeiten charakterisiert. Die für TTL-Schaltkreise gültigen Festlegungen sind in Bild 9 dargestellt.




Bild 9: Definition der Schaltzeiten

Während vorwiegend bei Logikschaltkreisen und Speichern die Verzögerungszeiten interessieren, sind bei sequentiellen Schaltkreisen (Flip-Flop's, Zähler, ...) dagegen die maximalen Taktfrequenzen von Bedeutung. Tafel 3 enthält eine Zusammenstellung typischer Werte der einzelnen Baureihen.

Tafel 3: Schaltzeiten und Taktfrequenzen von TTL-Baureihen

Baureihe	t_{pLH} ns	t_{pHL} ns	t_{LH} ns	t_{HL} ns	f_{Takt} MHz	U_{US} V	Mess- bedingung.
74	11	7	10	5	25	1,3	$C_L = 15 \text{ pF}$ $U_{CC} = 5 \text{ V}$ $\delta = 25^\circ \text{C}$
74LS	9	10	10	6	33	1,1	
74S	3	3	3	2	110	1,3	
74ALS	4	5	5	5	50	1,5	
74AS	2	2	2	2	200	1,5	
74F	3	3	2	2	125	1,5	

Die Schaltzeiten sind hauptsächlich vom Lastfaktor und der Lastkapazität abhängig. Auf Grund des unterschiedlichen dynamischen Innenwiderstandes der TTL-Gatter im pull-up- bzw. pull-down-Betrieb sind die Anstiegszeiten t_{LH} größer als die Abfallzeiten t_{HL} . Für eine störungsfreie Funktion der Schaltung ist es notwendig, den verbotenen Bereich mit einer vom Hersteller festgelegten Mindeststeilheit zu durchfahren. Diese ist von der Baureihe und der Art des Einganges abhängig. Beispielsweise beträgt sie bei LS-Logikeingängen $1 \text{ V}/\mu\text{s}$.

1.1.8 Verlustleistung

Die statische Verlustleistung eines Gatters hängt vom logischen Zustand des Ausgangs und der angeschalteten Last ab. So ist z.B. die Stromaufnahme eines NAND-Gatters bei High am Eingang größer, als bei Low. In der Umschaltphase kommt es in Folge der Ladeströme der Lastkapazität und eines kurzzeitigen Querstromes zu einer Speisestromspitze (siehe Bild 10). Diese verursacht Störungen auf den Betriebsspannungsleitungen - deshalb auch "eigenstörende Logik" genannt - und vergrößert die Verlustleistung der Schaltkreise bei hohen Frequenzen.

Zur Unterdrückung dieser Störspitzen sind TTL-Schaltkreise stets mit Stützkondensatoren (ca. 10 nF bis 100 nF pro IC) abzublocken und die Speisespannungszuleitungen induktionsarm zu gestalten.




Bild 10: I_{CC} als Funktion der Eingangsspannung

1.2 CMOS-Schaltkreise

1.2.1 Übersicht

CMOS-Schaltkreise haben in den letzten Jahren international eine große Verbreitung erlangt. Die dominierenden Vorteile gegenüber TTL-Schaltkreisen sind eine sehr geringe Verlustleistung (**1/10 bis 1/1000**), hohe Störsicherheit, großer Betriebsspannungsbereich (**3...15 V**) und TTL-Kompatibilität der modernsten Serien (74HCT..., 74ACT...). Die erste Baureihe (CD 4000A) war ohne Ausgangspuffer und hat keine praktische Bedeutung mehr. Ebenso werden die gepufferten Serien (4000B) infolge der frequenzabhängigen Leistungsaufnahme, die bei **3...4 MHz** bereits Werte von LS-TTL erreicht, und der geringen Treiberleistung von den HC- und AC-Serien verdrängt.

Bis zu einer Frequenz von **10 MHz** sind gegenwärtig HCT-Schaltkreise selbst gegenüber LS-TTL dominierend. Die 74AC-Baureihe ist fast so schnell wie ECL, hat eine sehr geringe Leistungsaufnahme bis zu hohen Frequenzen und weist günstige Treibereigenschaften auf.

Tafel 4: Gegenüberstellung der CMOS-Baureihen

Erscheinungsjahr Bezeichnung t_D ; P_V je Gatter	1968-1976 CD 4000A 90 ns; 10 μ W	ab 1976 CD 4000B 35 ns; 2,5 μ W
ab 1976 HEF 4000B 35 ns; 2,5 μ W	ab 1981 High speed CMOS - 74HC(T) 8 ns; 2,5 μ W	ab 1985/86 Advanced (Fast) CMOS 74AC(T), 74FACT 1 ns; 2,5 μ W
ab 1993 (Advanced) Low Voltage CMOS (A)LVC	ab 1996 Advanced High speed CMOS 74AHC(T)	

Zur Sicherung gleicher Eigenschaften von Schaltkreisen unterschiedlicher Hersteller wurden 1976 in einer Industriestandardspezifikation statische Kennwerte der 4000er Serie festgelegt (JEDEC-B-Standard). Schaltkreise, die diese Bedingungen erfüllen, dürfen mit dem Suffix "UB" (ungepuffert) bzw. "B" (gepuffert) gekennzeichnet werden.

Dynamische Kennwerte wurden nicht festgelegt. Diese sind vom Hersteller im Datenblatt anzugeben.

1.2.2 CMOS-Grundgatter

Die Grundlage aller CMOS-Logikschaltungen bildet der im Bild 11a dargestellte Inverter. Dieser besteht aus zwei komplementären MOS-Anreicherungs-Transistoren, einem p- und einem n-Kanal. Die logische Verknüpfung wird durch Reihen- und Parallelschaltung der p- bzw. n-Kanal-Transistoren realisiert (siehe Bild 11b).




Bild 11: CMOS-Grundgatter

Damit ist jedoch eine Verschlechterung der Übertragungseigenschaften verbunden und die Anzahl der Eingänge auf 4 begrenzt. Nach diesem Prinzip wurde die erste CMOS-Baureihe (CD 4000A) gebaut

(ungepufferte Serie). Sie hat aber heute keine Bedeutung mehr, da die Steilheit der Transferkennlinie, die Treiberleistung und maximale Taktfrequenz sehr klein waren.




Bild 12: Schaltung eines CMOS-NAND's mit Ausgangspuffer

Durch Verkleinerung der Transistoren auf dem Chip konnten einerseits die Schaltgeschwindigkeiten erhöht werden, andererseits war es möglich durch nachgeschaltete Inverter die Ausgänge zu puffern (siehe Bild 12) und damit eine wesentlich steilere Transferkennlinie zu erhalten (siehe Bild 13).




Bild 13: Transferkennlinien eines CMOS-Gatters in Abhängigkeit von der Betriebsspannung a) und mit Angabe der Pegelgrenzen b)

Bei gleichen Schwellspannungen und Kanalfaktoren beider Transistoren wurde damit eine in einem weiten Betriebsspannungsbereich (3...15V) symmetrische Transferkennlinie erreicht, wobei die Umschaltspannung dieser "B"-Typen genau auf der Hälfte der Betriebsspannung liegt. Die Gesamtschaltung eines CMOS-NAND-Gatters ist in Bild 14 zu sehen.




Bild 14: Gesamtschaltung eines CMOS-NAND's

Eine weitere wichtige Anwendung von CMOS-Transistoren sind Transmissionsgatter. Ein Transistorpaar fungiert hierbei als bidirektionaler Anlogschalter. Durch komplementäre Ansteuerung können beide

Transistoren ein (R_{on}) bzw. hochohmig (R_{off}) geschaltet werden (siehe Bild 15). Die Substratvorspannungen müssen betragsmäßig stets größer als die größte Analogspannung sein. Der R_{on} und die Schaltzeiten sinken mit steigender Betriebsspannung. Der Sperrwiderstand beträgt ca. $10^9 \Omega$. Transmissionsgatter werden vorwiegend zur Realisierung von Analogschaltern (CD 4066) und Multiplexern (CD 4051) eingesetzt.




Bild 15: Grundsaltung eines Transmissions-Gatters

1.2.3 Eingangsstufe

Die extrem hochohmigen Eingänge ($>10^{12} \Omega$) und niedrigen Eingangskapazitäten machen CMOS-Eingänge sehr empfindlich gegenüber statischen Aufladungen, die zu einem Durchbruch der Gateisolierung führen können. Zur Sicherung der Eingangstransistoren verfügen alle CMOS-Gatter deshalb über eine entsprechende Schutzschaltung mit Dioden (siehe Bild 16). Beim praktischen Betrieb ist unbedingt darauf zu achten, daß die Bedingung:

$$-0,5 \text{ V} < U_I < 0,5 \text{ V} + U_{DD}$$

ständig erfüllt bleibt. Das bedeutet, daß nur dann ein Eingangssignal anliegen darf, wenn auch die Betriebsspannung anliegt. Bei Überschreiten dieser Grenzen darf der dann fließende Eingangsstrom nur Werte von maximal **10 mA** annehmen.




Bild 16: Schutzbeschaltung eines CMOS-Gatters

Um eine direkte Zusammenschaltung von TTL- und HCT-Gattern zu ermöglichen, sind HCT-Schaltkreise mit einer speziellen Eingangsstufe versehen, die die Umschaltspannung auf **1,5 V** legt.

Die Eingangskapazität eines CMOS-Eingangs (ca. **5pF**) wird maßgeblich durch die Schutzschaltung hervorgerufen.

1.2.4 Ausgangsstufe

Alle modernen CMOS-Schaltkreise haben einen wie im Bild 12 dargestellten Ausgangspuffer. Während die Treiberleistung der "B" - Serie noch sehr klein und von der Betriebsspannung abhängig ist, konnte sie bei der HC-Serie verzehnfacht werden (siehe Tafel 5). Wie aus Bild 16 ersichtlich, sind auch die Ausgänge vor zu hohen Spannungen mit Dioden geschützt.

Die Zahl der an einen Ausgang anschaltbaren CMOS-Eingänge wird weniger durch das Verhältnis von Aus- und Eingangsströmen, als vielmehr durch die maximale Summe der Eingangskapazitäten bestimmt. Zur Erhöhung der Treiberleistung dürfen nur Gatter ein und desselben Schaltkreises der 4000er Serie parallel geschaltet werden.

Tafel 5: Ausgewählte statische Kennwerte einiger CMOS-Reihen

Kenngröße			4000B	74HC00	74HCT00	74AC00	74ACT00
Betriebsspannung	U_{DD}		5...15 V	2...6 V	4,5...5,5 V	2...6 V	4,5...5,5 V
Eingangsspegel	U_{IL}	max.	0,3 U_{DD}	1 V	0,8 V	1,35 V	0,8 V
	U_{IH}	min.	0,7 U_{DD}	3,5 V	2,0 V	3,5 V	2,0 V
Ausgangsspegel	U_{OL}	max.	0,05 V	0,05 V	0,05 V	0,05 V	0,05 V
	U_{OH}	min.	4,95 V	4,95 V	4,95 V	4,95 V	4,95 V
Umschaltspannung	U_{US}	typ.	0,5 U_{DD}	0,5 U_{DD}	1,5 V	0,5 U_{DD}	1,5 V
Ausgangsströme	I_{OL}	max.	0,4 mA	5 mA	5 mA	24 mA	24 mA
	I_{OH}	min.	-0,4 mA	-5 mA	-5 mA	-24 mA	-24 mA
Stromaufnahme	I_{DD}	typ.	1 μ A	0,5 μ A	0,5 μ A	0,5 μ A	0,5 μ A
Verlustleistung	P_V	1 MHz	0,7 mW	1 mW	1 mW	0,8 mW	0,8 mW

Eine Möglichkeit der Realisierung eines Tristate-Ausganges zeigt Bild 17.




Bild 17: Tristate-Ausgang




Bild 18: Messschaltung und Verlauf der Ausgangskennlinien

Der Ausgangswiderstand eines Gatters ist jeweils der Drain-Source-Widerstand des eingeschalteten Transistors. Damit entsprechen auch die Ausgangskennlinien immer denen des aktiven Transistors (siehe Bild 18).

1.2.5 Signalpegel, Störabstände

Der ideale Verlauf der Transferkennlinie führt zu symmetrischen Pegeln und einer hohen Störsicherheit. Da die Betriebsspannung der 4000er Serie variabel ist, werden die Pegel nicht absolut, sondern relativ angegeben (siehe auch Tafel 4 und 5).

High - Pegel > 0,7 U_{DD}

Low - Pegel < 0,3 U_{DD}

Bei Einhaltung der maximal vom Hersteller festgelegten Ausgangsströme nehmen die Ausgangspegel fast ideale Werte an.

Die Eingangsspegel der HCT-Serie gleichen denen der TTL-Serien.

1.2.6 Dynamische Kenngrößen




Bild 19: Definition der Schaltzeiten

Die Definition der Schaltzeiten geht aus Bild 19 hervor. Diese sind stark von der Betriebsspannung und Lastkapazität abhängig (siehe Bild 20). Der günstigste Kompromiß zwischen Schaltgeschwindigkeit und Leistungsverbrauch liegt bei $U_{DD} = 9...12\text{ V}$.




Bild 20: Abhängigkeit der Schaltzeiten von der Lastkapazität

Um den Latch-Up-Effekt zu vermeiden, ist bei älteren Schaltkreisen die Anstiegsgeschwindigkeit der Betriebsspannung auf $0,5\text{ V}/\mu\text{s}$ begrenzt. Dagegen sollte die Signalanstiegsgeschwindigkeit nicht zu klein sein, da es sonst beim Umschalten des Gatters zu Schwingungen kommt. Damit ergeben sich folgende Mindestanstiegszeiten:

U_{DD} [V]	5	10	15
$t_{LH} = t_{HL}$ [μs]	8	16	24

1.2.7 Verlustleistung

Die in einem CMOS-Inverter umgesetzte Verlustleistung setzt sich aus einer statischen und zwei dynamischen Komponenten zusammen.

$$P_V = P_{VS} + P_{VD1} + P_{VD2} \quad (6)$$

Der statische Anteil P_{VS} , hervorgerufen durch die Restströme der gesperrten Transistoren, ist auf Grund der sehr kleinen Werte (...nW) vernachlässigbar. P_{VD1} ist der dynamische Anteil, der aus dem Querstrom beim Umschalten des Inverters resultiert. Er ist im wesentlichen von der Flankensteilheit des

Eingangssignals abhängig, bei systemtypischen Flanken jedoch vernachlässigbar. Den dominierenden Anteil bildet die Verlustleistung P_{VD2} . Sie entsteht durch die Umladeströme innerer und äußerer Kapazitäten (siehe Bild 21) und ist neben der Betriebsspannung noch von der Frequenz abhängig.

$$P_{VD2} = C_L \cdot U_{DD}^2 \cdot f \quad (7)$$




Bild 21: Ladeströme beim Umladen von Lastkapazitäten




Bild 22: Abhängigkeit der Verlustleistung von der Frequenz

Bild 22 zeigt die Frequenzabhängigkeit der Verlustleistung eines CMOS-Gatters (CD 4000) im Vergleich zu anderen Baureihen. Oberhalb von **0,1 bis 1 MHz** (je nach Betriebsspannung) werden bereits die Werte eines LS-TTL-Gatters erreicht.

Die maximale Verlustleistung, mit der ein Schaltkreis belastet werden darf, hängt von der maximal zulässigen Chiptemperatur ab. Diese beträgt bei Schaltkreisen der 4000er Serie 300 mW.

Bedingt durch den technologischen Prozeß verfügen CMOS-Schaltkreise über parasitäre bipolare Strukturen, die zusammen einen Thyristor ergeben. Um ein Zünden des parasitären Thyristors, das zur Zerstörung des Schaltkreises führen kann, zu verhindern, dürfen unter keinen Umständen die Grenzwerte der Betriebsspannung überschritten werden. Eine Verpolung der Betriebsspannung hat auch eine Zerstörung des Schaltkreises zur Folge.

1.3 Beschaltung von TTL / CMOS - Schaltkreisen

1.3.1 TTL \Rightarrow CMOS - Übergang

CMOS-Eingänge können bei gleicher Betriebsspannung direkt an einen TTL-Ausgang geschaltet werden. Um den minimalen CMOS-Eingangs-High-Pegel zu erreichen, muß ein pull-up-Widerstand (ca. **4,7k Ω**) zugeschaltet werden (siehe Bild 23a). Bei unterschiedlicher Betriebsspannung (siehe Bild 23b) ist ein Open-Collector-Ausgang mit der notwendigen Spannungsfestigkeit erforderlich.




Bild 23: TTL-CMOS Interface-Schaltung bei gleicher a) und unterschiedlicher Betriebsspannung b)

Die Zahl der anschaltbaren CMOS-Eingänge ist auf Grund des hohen Eingangswiderstandes durch die Arbeitsfrequenz und effektive Lastkapazität begrenzt.

1.3.2 CMOS \Rightarrow TTL - Übergang

An einen CMOS-Ausgang (CD 4000) darf nur ein LS-TTL-Gatter direkt geschaltet werden, während ein HCT-Ausgang etwa **10** LS-Eingänge treiben kann (siehe Tafel 6). Die Betriebsspannung des CMOS-Gatters ist in diesem Fall nicht auf **5 V** begrenzt. Die Ankopplung anderer TTL-Serien erfordert spezielle Pufferschaltungen.

Tafel 6: Garantierte Anzahl der an einen CMOS-Ausgang anschaltbaren TTL-Eingänge

CMOS - Ausgang	anschaltbare TTL-Eingänge		
	74LS	74S	74ALS
HEF 4000B Standard	1	-	2
HEF 4000B Treiber	5	1	10
74 HC Standard	10	2	20
74 HC Bus-Treiber	15	3	30

1.3.3 Ansteuerung systemfremder Lasten

Bei der Ankopplung systemfremder Lasten sind die maximal zulässigen Ausgangsströme einzuhalten; gegebenenfalls muß ein Leistungsgatter oder Treiberschaltkreis verwendet werden. Reicht die Treiberleistung nicht aus, so besteht die Möglichkeit der Kopplung über Transistoren, Thyristoren oder andere Konverterschaltungen. Bild 24 zeigt ein Beispiel mit einem Bipolartransistor.




Bild 24: CMOS-Gatter mit angekoppeltem Bipolartransistor

1.3.4 Beschaltung freier Eingänge

Unbenutzte TTL-Eingänge führen stets "High", während CMOS-Eingänge auf Grund ihres hochohmigen Eingangswiderstandes ein undefiniertes Potential annehmen. Zur Gewährleistung eines sicheren Schaltverhaltens, insbesondere bei Takteingängen, müssen die freien Eingänge immer beschaltet werden.

Bild 25 zeigt mögliche Varianten. Dynamisch ungünstig ist die Verbindung aller freien Eingänge mit dem Signaleingang bei UND- bzw. ODER-Verknüpfungen (Bild 25c). Hierbei muss der für High- bzw. Low-Pegel unterschiedliche Eingangslastfaktor beachtet werden. Empfehlenswert ist die Verbindung freier Eingänge über einen Pull-up-Widerstand mit der Versorgungsspannung bei UND-Verknüpfungen (Bild 25d) bzw. direkt mit Masse bei ODER-Verknüpfungen.




Bild 25: Beschaltung freier Eingänge

1.4 BiCMOS-Schaltkreise

BiCMOS-Schaltkreise haben CMOS-Eingänge und eine CMOS-Verknüpfung, aber bipolare Ausgangsstufen. Diese Technologie verbindet die niedrige Leistungsaufnahme von CMOS mit der Geschwindigkeit und Treibfähigkeit bipolarer Schaltungen.

BiCMOS-Eingänge sind TTL-kompatibel. Statisch belegte Eingänge brauchen, wie bei CMOS, praktisch keinen Strom.

Die BiCMOS-Technologie wird für Buskoppel- und Treiberstufen verwendet. Viele BiCMOS-Schaltkreise entsprechen in ihrer Funktionsweise verbreiteten Typen der anderen Baureihen.

1.4.1 Leistungsaufnahme in Abhängigkeit von der Frequenz

Die Leistungsaufnahme ist wie bei TTL-Schaltkreisen nur in geringem Maße frequenzabhängig (siehe Bild 26).




Bild 26: Leistungsaufnahme in Abhängigkeit von der Frequenz ohne Last (Texas Instruments)

1.4.2 Interne Speisespannungsüberwachung (Power Down)

Eine neuartige Funktion der BiCMOS-Schaltkreise ist die Überwachung der Speisespannung, wobei die (bipolaren) Ausgänge gesperrt werden, wenn die Speisespannung weniger als 3...3,5V beträgt. Beim Zuschalten werden die Ausgänge erst frei geschaltet, wenn die Speisespannung hochgefahren ist, beim Abschalten werden die Ausgänge inaktiv, sobald die Speisespannung absinkt. Entsprechend ausgelegte Steckkarten mit BiCMOS-Schnittstellen kann man somit bedenkenlos bei anliegender Speisespannung austauschen.

1.5 Low-Voltage-Schaltkreise

Es gibt zwei Gründe, die Speisespannung digitaler Schaltkreise zu verringern:

1. Verminderung der Verlustleistung,
2. Erhöhung des Integrationsgrades durch kleinere Abmessungen der Halbleiterstrukturen.

Deshalb werden mehr und mehr Schaltungen für eine Speisespannung von 3,3 V und weniger ausgelegt. CMOS hat den Nachteil einer vergleichsweise geringen Treibfähigkeit. Herkömmliche, an sich für 5 V vorgesehene CMOS-Schaltkreise werden, mit sehr niedrigen Spannungen (z. B. 3,3V) gespeist, recht langsam.

Am Anfang der Entwicklung standen u. a. die Baureihen der Low Voltage Technology von Texas Instruments. Die LVT-Reihe enthält Treiber- und Buskoppelschaltkreise und kann auch in gemischten Schaltungen (mit 5 V und 3,3 V) eingesetzt werden (Mixed Mode Capability). LVT ist bevorzugt zur Kopplung mit 5 V-ABT vorgesehen und ist einseitig TTL-kompatibel. Ausgangsseitig werden bei High wenigstens 2 V (bei geringeren Strömen 2,4 V) gewährleistet, so dass die Schaltkreise mit beliebigen anderen TTL-kompatiblen Baureihen zusammengeschaltet werden können.

Die LVC- und LV-Reihen enthalten neben Treiber- und Buskoppelschaltkreisen auch elementare Logikfunktionen. LV entspricht HC/HCT; LVC entspricht AC/ACT.

Die Kopplung mit HC/HCT- oder AC/ACT-Schaltkreisen ist möglich, sofern diese ebenfalls mit 3,3 V betrieben werden.

1.6 Moderne Logikbaureihen im Überblick




Bild 27:
Übersicht moderne Logikbaureihen (Texas Instruments)




Bild 28:
im Vergleich (Texas Instruments)

Logikpegel

Tafel 7: Ausgewählte Kenngrößen von LV-Baureihen

Kenngrößen	74 LV00	74 LVC00	74 ALVC00	74 LVT00
Technologie	CMOS	CMOS	CMOS	BiCMOS
Betriebsspannungsbereich (U_{CC})	2,0 ... 5,5 V	2,7 ... 3,6 V	1,7 ... 3,6 V	2,7 ... 3,6 V
Anstiegs-/Abfallzeiten (bei 3,3V)	14 ns	4 ns	3 ns	3,5 ns
Verzögerungszeiten (bei 3,3V am Beispiel des Grundgatters)	9 ns typisch 18 ns max.	2,1 ns typisch 5,1 ns max.	2,1 ns typisch 3,0 ns max.	2,7 ns typisch 4 ns max.
Treiberfähigkeit (bei 3,3V am Beispiel des Grundgatters)	High -6 mA Low 6 mA	High -24 mA Low 24 mA	High -24 mA Low 24 mA	High -32 mA Low 64 mA
5-V-Toleranz	nur bei $U_{CC} = 5\text{ V}$	Ein- und Ausgänge	Ein- und Ausgänge	